張飛軟硬開源基于STM32 BLDC直流無刷電機驅動器開發視頻套件,??戳此立搶??

使用Cadence繪制PCB流程(個人小結)

電子發燒友網 ? 2019-06-26 15:56 ? 次閱讀

之前使用過cadence畫過幾塊板子,一直沒有做過整理。每次畫圖遇到問題時,都查閱操作方法。現在整理一下cadence使用經歷,將遇到問題寫出來,避免重復犯錯。

使用軟件版本號:Cadence 16.6

一、SCH原理圖設計

1.1原理圖設計

1.2標注、DRC電氣規則檢測

1.3網絡表netlist生成 (設置元件封裝)?

二、PCB繪制

2.1零件庫開發

零件庫開發包括:1、創建焊盤 2、創建零件封裝

2.1.1 pad結構和零件文件類型

Allegro系統中,建立一個零件(Symbol)之前,必須先建立零件的管腳(Pin)。元件封裝大體上分兩種,表貼和直插。針對不同的封裝,需要制作不同的Padstack。首先介紹Pad焊盤的結構,詳見下圖:

pad焊盤結構

1. Regular Pad,規則焊盤。

?Circle 圓型

?Square 正方型

?Oblong 拉長圓型

?Rectangle 矩型

?Octagon 八邊型

?Shape形狀(可以是任意形狀)。

2. Thermal relief,熱風焊盤。

?Null(沒有)?

?Circle 圓型

?Square 方型

?Oblong 拉長圓型

?Rectangle 矩型

?Octagon 八邊型

?flash形狀(可以是任意形狀)。

3. ?Anti pad,隔離PAD。

起一個絕緣的作用,使焊盤和該層銅之間形成一個電氣隔離,同時在電路板中證明一下焊盤所占的電氣空間。

?Null(沒有)

?Circle 圓型

?Square 方型

?Oblong 拉長圓型

?Rectangle 矩型

?Octagon 八邊型

?Shape形狀(可以是任意形狀)。

4. ?SOLDERMASK:阻焊層,作用:為了避免相鄰銅箔導線短路和減緩銅箔氧化,在PCB板覆蓋綠油解決問題。如果將綠油覆蓋待焊盤上,則焊盤無法焊接。所以提出阻焊層概念,即在覆蓋綠油位置 為焊盤開個窗口,使綠油不覆蓋窗口(該窗口的大小必須大于焊盤尺寸)。可以理解成去阻焊層(即使用模具上綠油時,將焊盤位置遮擋,其他位置上綠油)

(1)負片時,Allegro使用Thermal ReliefAnti-Pad;(VCC和GND層)

(2)正片時,Allegro使用Regular Pad。(信號層)

? ? ? ? ? ? ??

? ? 負片的Thermal Relief? ?負片的Anti-Pad? ? 正片的Regular Pad

5. ?PASTEMASK:膠貼或鋼網。應用:是機器貼片時要用的,是對應所有貼片元件的焊盤的,大小與toplayer/bottomlayer層一樣,是用來開鋼網漏錫用(即上焊錫膏)的。

?6. ?FILMMASK:預留層,用于添加用戶需要添加的相應信息,根據需要使用。

零件文件類型說明:

后綴名“.pad” 的文件:焊盤文件

后綴名".psm"的文件:零件的封裝數據

后綴名“.fsm”的文件:Flash焊盤文件,應用電路板的內層的電源和GND作為負片。

后綴名“.dra"的文件:繪圖文件,可以直接用Allegro PCB Editor打開。

后綴名“.ssm”的文件:自定義焊盤圖形數據文件

2.1.2 焊盤制作

目前焊盤制作方法由allegro的Pad_Designer或第三方軟件FPM (Allegro封裝生成器0.08的功能)生成焊盤。下面兩種方式介紹焊盤制作,以c155h50m165通孔焊盤為例說明。

第一種方法:使用 Pad Design 制作焊盤, ??打開Pad_Designer軟件,詳見下圖

Padstacks中

1)Type主要有三種:

Through:穿孔,一般用于非表面貼元件的穿孔管腳或Via(過孔)。

Blind/Buried:盲孔和埋孔,分別指頂層和底層都看不到的內部孔,和只有頂層或底層能看到而另一層是不可見的孔。他們也是用于制作Via。

Sigle layer:單層,用于制作表面貼元件件的管腳。

注:candence 16.6版本中,不可以手動設置。Type類型根據你設計的Pad定義(即Layers中設置)。如果是貫穿就會顯示through,表面型就是single。

2)Units是尺寸的單位,一般選擇Mils或Millimeter(公制:毫米),根據方便選擇。換算關系:100mil =2.54 mm ?1mil=0.00254mm

3)Multiple Drill:設置鉆孔數量等

4)Drill/Slot hole:鉆孔信息,選擇類型(Hole Type)、是否Plate和鉆孔尺寸等。

5)Drill/Slot symbol:鉆孔符號,在PCB制作時會顯示出來,可以用來標識不同的鉆孔。這里就是選擇一下形狀和大小尺寸。

在Layers標簽下:

配置焊盤在各層的形狀和尺寸。對于表面貼元件,一般勾選SingleLayer Mode,只配置單層信息。

Layer有很多層:

?? BEGIN LAYER :定義焊盤在PCB板中的起始層,一般指TOP層

?? DEFAULT INTERNAL :定義焊盤在PCB板中處于頂層和底層之間的各層(可能是電源層、地層、信號層)。

?? END LAYER:定義焊盤在PCB板中的結束層,一般指Bottom層

?? SOLDERMASK_TOP和SOLDERMASK_BOTTOM分別表示頂層阻焊層底層阻焊層

?? PASTEMASK_TOP和PASTEMASK_BOTTOM分別表示頂層助焊層底層助焊層

注:? 焊盤參數設定的推薦值

1、過孔徑與正規焊盤的外徑關系:焊盤的外徑 = 過孔徑 +0.6mm

2、熱風焊盤與正規焊盤的外徑關系:熱風焊盤的外徑=正規焊盤外徑 + 0.5mm;熱風焊盤的內徑=? ?正規焊盤外徑;

開口寬度= 0.4mm(經驗值)

還有一種理解:開口寬度=DRILL SIZE × Sin30° ,同時開口寬度,則要根據圓周率計算一下,保證連接處的寬度不小于10mil(0.254mm),例如過孔徑0.9mm,則開口寬度= 0.9mm x 0.5 =0.45mm

3、隔離焊盤與正規焊盤的外徑關系:隔離焊盤的外徑=正規焊盤外徑 + 0.5mm

3、阻焊層外徑與正規焊盤的外徑關系:阻焊層外徑 =正規焊盤外徑? + 0.1mm

4、加焊層外徑與焊盤的外徑關系:加焊層外徑 =正規焊盤外徑?

flash焊盤制作(以f155_215_40為例說明)

NO1、在PCBEdior下,運行File|new 進入下面界面

NO2、配置坐標、網格等環境

NO3、設置焊盤,即Add|flash

NO4、點擊File|save,保存。

第二種方法:使用第三方軟件FPM

2.1.3 pad命名規則

1、Pad焊盤命名規則

圓形焊盤:c焊盤外徑h過孔徑m阻焊層圓形外徑,

例如:c300h140m310表示 焊盤外徑:3.00mm,過孔徑:1.40mm,阻焊層外徑:3.10mm

注:過孔焊盤 應用零件封裝中機械定位孔(不需要電氣連接),例如c0h300表示焊盤0mm,過孔3.00mm

正方形焊盤:s焊盤外徑h過孔徑m阻焊層正方形長度,

例如:s300h140m310表示 正方形焊盤長度:3.00mm,過孔徑:1.40mm,阻焊層正方形長度:3.10mm

正方形焊盤:r焊盤長度_寬度m阻焊層長度_寬度

例如:r130_85m140_95表示正方形焊盤長度1.30mm 寬度0.85mm,阻焊層長度1.40mm 寬度0.95mm

2、Flash焊盤命名規則

Flash焊盤:f內徑_外徑_開口

例如:f185_225_40表示flash焊盤內徑1.85mm 外徑2.25mm,開口寬度0.4mm

3、VIA過孔命名規則

VIA過孔:v焊盤外徑h過孔徑

例如:v75h40 表示焊盤外徑0.75mm,過孔徑0.4mm,阻焊層0mm(即使用阻焊油堵孔)

2.1.4 零件封裝制作

個人經驗:通過變換網格間距和中心原點,來快速制作零件封裝。

2.2 PCB板基本信息設置

PCB板子尺寸、層疊結構、布線區域。繪制板子outline外框、Rout keepout禁止布線區、定位孔并標注尺寸。

第一步:創建后綴名 ".brd"的PCB文件。

第二步:設置工作區尺寸,設置如下圖注意:建議使用公制Millimeter

工作尺寸設置

第三步:繪制板子outline外框和倒角

使用Add | Line、Add | rectangle或Steup |outline| board outline命令繪制電路板的外框線。

具體步驟:

1)根據需要繪制外框設置 網格間距。例如PCB外框是120x200,則網格設置 X= 120? ?Y=200

2)選擇Add | line命令,激活右側 Options 選項卡中 Active Class and Subclass下拉列表選擇? Board Geometry和 Outline選項,表示添加線屬于電路板外框。

3)根據網格間距 畫外框

4)外框倒角方式有兩種:1、45度倒角(Chamfer選項)2、圓弧倒角(Fillet選項)

?選擇Manufacture | draftl Fillet命令

?1.在右側控制板中Radius修改成;2.表示倒角圓弧半徑約為2mm

?分別單擊需要 矩形外框的兩邊,即可倒角。

注:如使用Add | rectangle,則不支持上述倒角操作。Add | Line支持上述倒角操作。

第四步:添加定位孔和光學定位孔

具體步驟如下:

1)根據定位孔位置,設置網格間距。

2)Place|Manually命令,彈出Placement窗口

3)打開Advanced Setting選項卡,選擇LIbrary復選框(設置顯示 lib庫元件)

4)打開Placement List選項卡,選擇 Mechanical Symbols下拉邊框選擇? 定位孔,然后點擊Hide放置定位孔。具體詳見下圖。

第五步:設置禁止布線區和禁止元件放置區。

為了避免焊接或安裝過程中傷及板上的走線,所以電路板的走線與板邊有一定距離(建議:3mm)。設置Route Keep out禁止布線區和 Package keepout,具體步驟:

方法一、單擊Shape add Rect 命令,激活右側 Options 選項卡中 Active Class and Subclass下拉列表選擇? Rout Keepout選項(具體詳見下面)。

激活后,繪制Route Keep out。

方法二、(使用畫線):選擇Setup | Areas | Route Keepout,然后繪制Route Keep out 即可。

第六步:設置層疊結構。

在設計多層PCB電路板之前,設計者需要首先根據電路的規模、電路板的尺寸和電磁兼容(EMC)的要求來確定所采用的電路板結構,也就是決定采用4層,6層,還是更多層數的電路板。確定層數之后,再確定內電層的放置位置以及如何在這些層上分布不同的信號。這就是多層PCB層疊結構的選擇問題。層疊結構是影響PCB板EMC性能的一個重要因素,也是抑制電磁干擾的一個重要手段。本節將介紹多層PCB板層疊結構的相關內容。?

1、使用多層板好處:

1)利用內電層的大銅膜來為信號層提供屏蔽。同時高速信號可以走中間信號層 ,通過相鄰兩個內電層的銅膜可以為高速信號傳輸提供電磁屏蔽,同時也能有效地將高速信號的輻射限制在兩個內電層之間,不對外造成干擾。

2)多個接地的內電層可以有效地降低接地阻抗。例如,A信號層和B信號層采用各自單獨的地平面,可以有效地降低共模干擾。?

3)降低布線難度

2、Layer Type層的類型

Conductor? 信號層的類型

Dielectric? 電介質,一般選用FR-4

Plane? 地層和電源層的類型,一般應用內電層

DRC as Photo File Type

Positive? 正片

Negative? 負片

(Positive )正片:簡單地說就是,在底片上看到什么就有什么。?

(Negative)負片:正好相反,看到的就是沒有的,看不到的就是有的。

下面通過4層板的例子來說明如何優選各種層疊結構的排列組合方式。?常用的4層板來說,有以下幾種層疊方式(從頂層到底層):

顯然,方案3電源層和地層缺乏有效的耦合,不應該被采用。?

那么方案1和方案2應該如何進行選擇呢?

一般情況下,設計人員都會選擇方案1作為4層板的結構。選擇的原因并非方案2不可被采用,而是一般的PCB板都只在頂層放置元器件,所以采用方案1較為妥當。但是當在頂層和底層都需要放置元器件,而且內部電源層和地層之間的介質厚度較大,耦合不佳時,就需要考慮哪一層布置的信號線較少。對于方案1而言,底層的信號線較少,可以采用大面積的銅膜來與POWER層耦合;反之,如果元器件主要布置在底層,則應該選用方案2來制板。?

如果采用如圖11-1所示的層疊結構,那么電源層和地線層本身就已經耦合,考慮對稱性的要求,一般采用方案1。?

3、設置層疊步驟及方法

選擇Steup | Cross-section命令或

1)進入Layout Cross Section窗口,添加層操作如下

2) 設置每層名字 TOP、GND、POWER、BOTTOM

3)設置層類型,總共有Conductor 信號層、Dielectric ?電介質層、Plane地層和電源層

4)設置每層厚度,主要是外層厚度(信號層)、內層厚度和電介質層厚度。1oZ=35um,線寬1mm,可以通過2A電流

注意:設置完每層厚度后,觀察PCB總體厚度。

5)Artwork光繪文件是否負片輸出,一般內電層使用負片輸出,減少數據文件大小。上述5步設置,詳見下圖:

2.3導入netlist網表

在PCBEdior下,操作File ?|? Import ?| logic進入下面界面:

在導入路徑中選擇? 原理圖中生成netlist后,單擊“ Import Cadence”導入網表。根據導入提供信息,判斷導入是否成功。

2.4設置約束規則

約束規則作用:allegro設計軟件優勢是高速信號PCB設計,而高速信號需要 考慮信號完整性(信號需要等長)、差分信號等。

當約束設置完成后,PCB工具會自動根據定義的約束對設計進行檢查,不合符約束的地方會用DRC Markers 標記出來。

操作步驟:

?選擇“Setup-> Constraints->Constraint Manager”,啟動約束管理器

?Allegro中規則分為兩類:DefaultConstraint和Special Constraint。用戶既可以修改默認規則,還可以創建新規則

?約束設置方法:1 確定約束類型? ?2 創建或修改約束設置? ? 3 分配約束

在PCB 設計中,設計規則主要包括:Electrical時序規則、物理規則、間距規則、相同網絡名間距規則、properrties性能規則共4個部分。下面重點介紹以下3個規則設置。

2.4.1 Physical物理規則條件設置

點選Physical Constraint Set 即可出現Default 的Physical 相關設定值,如Line Width線寬、Neck width..、過孔等(對于BGA封裝元件,需要使用Region區域約束規則設置)。? ?Physical物理規則可以使用Defaul約束t規則,也可以新建約束規則。

1)設置Default約束規則:

2)新建約束規則方法:以新建電源 PWR為例說明

3)設置約束參數:設置線寬、過孔等

線寬:一般設置Line Wdith ?min、Neck min Width

過孔:物理規則設置里面有一欄是Vias,點擊即可設置,如下圖所示

4)分配約束:

對于一般net線寬,使用默認DEFAULT線寬;而有特殊要求線寬單獨設置。例如:電源相關net,先建立一個CLS_POWER的類,然后將所有電源相關net添加進去,一起設置線寬約束。

區域約束規則:這里不詳述,具體參見詹書庭 的<< Allegro16.6 約束規則設置詳解.pdf>>

2.4.2 Spacing間距規則條件設置

1、設置間距值約束規則

進入約束管理器,單擊 Spacing,再點擊AllLayers,如下圖所示。右邊有一個DEFAULT 就是默認規則,我們可以修改其值。也支持定義特殊間距約束,點選Default按鼠標右鍵,執行Create-Spacing CSet。

間距推薦值:待完善

1)line to line:根據3W原則,走線之間的間距不應小于兩倍走線寬度。對于特殊的信號,如時鐘走線,應適當增加走線的間距,至少為走線寬度的兩倍,如果可以最好用地線隔離。

2)line to hole:可參考line to line原則

2)line to shape:可參考line to line原則?

4)shape to shape:這個間距需要考慮兩個shape之間電壓差。電壓差低于24V,不低于0.5mm即可。具體《距離及相關安全要求》

2、對net設置間距約束

一般間距使用默認DEFAULT。對間距有特殊要求,建立新的間距規則,然后對其net分配該規則。詳見下面電源間距約束設置。

2.4.3 Electrical電氣規則條件設置

Electrical電氣規則主要關注:差分信號約束規則、等長約束規則。下面以差分和等長為例說明:

2.4.3.1差分信號約束規則

先說差分線相關參數

1、? Coupled Tolerance:兩條差分線間距的誤差值

2、? Min Line Spacing: 兩條差分線 的最小間距

3、? Primay Gap: 兩條差分線優先線間距(邊到邊間距)。

4、? Primary Width :差分線優先線寬

5、? Line Width:差分線的線寬(在Physical Constraint Set 設置)

6、? Neck Gap :差分對Neck模式下的線間距(邊到邊間距),用于差分對走線在布線密集區域時切換到Neck值。

7、? Neck Width:差分對Neck模式下的線寬,用于差分對走線在布線密集區域時切換到Neck值。

8、? Dynamic Phase:動態相位檢查

9、? Static Phase Tolerance? 這個約束設置了兩根差分線之間線長差值,單位是mil或ns

10、Uncoupled length:該約束限制了差分對的一對網絡之間的 不匹配長度。

設置步驟如下:

1、?建立差分規則并設置參數:打開約束管理器,定位到Routing | Differential Pair 下,如下圖所示。

參數設置

2、??建立差分對。以USB為例,選擇中CN_USB1_DM和CN_USB1_DP,右擊 Creat --->DifferentialPair

3、分配約束規

4、打開差分對檢查。執行 Analyze-Analysis Modes,詳見下圖:

Analyze分析差分線

2.4.3.2等長約束規則

高速布線中等長設置是經常使用的約束規則,在Allegro中等長設置使用相對延時約束規則。在實際使用過程遇到:同一個Net(直接連接的)和 不同Net(XNet)情況。

參考:Allegro_xnet_setup.pdf和于博士《Cadence入門手冊》等。在這之前首先介紹一下一個新個概念Xnet,見下圖:

我們把連續的幾段由被動元件(如電阻,電容電感)連接的net合稱為一段Xnet.。Allegro中有兩個常用的走線長度設置

,PROPAGATION_DELAY, RELATIVE_ PROPAGATION_DELAY 都只能針對同一Net設置。

Xnet應用實例:

現在要求U1 到U2 的走線Net*A + Net*B等長, 誤差為+/-20Mil,最簡單的方式就是分別設置Net*A等長和Net*B等長,誤差各為+/-10Mil, 這樣是可以達到要求,不過會加大Layout工程師繞線的難度,因為可能Net*A部分空間比較大有足夠的繞線空間,而Net*B部分沒有空間繞線,所以就比較難達到要求.如果一種設置能把Net*A與Net*B相加,然后再做等長比對,這樣就可以解決問題了,好的就是Allegro都早為這些問題考慮過了,只要把Net*A與Net*B設置為一個Xnet問題就解決一半了.

?1、 同Net等長設置

下面以LCD板實例說明一下,原理圖如下:

原理圖1

原理圖2

LCD接口數據線、信號線需等長,即原理圖J1同U3的CN_LCD_B[0:7]、LCD_B[0:7]、LCD_B[0:7]、CN_LCD_VS、CN_LCD_HS、CN_LCD_PCLK、CN_LCD_DE等長。

第一步:設置引腳對(pin pair)。在約束管理器Electrical|Net |Routing|Relative Propagation Dleay界面下操作:

??

依次設置所有需要等長引腳,即LCD_DATA[28] 總線上引腳。

第二步:創建match group。將所有設置等長的網絡創建好的管腳對后,選中管腳對,右鍵選擇create-match group。

第三步:設置等長相關參數。主要設置參數如下圖所示。

1)使能等長線的分析

2)設置等長基準線和+/-誤差。下面以設置CN_LCD_DE為基準線,正負誤差:0-1.5mm

參數說明:

1、Scope選擇Global。Scope:可以選擇Local和global。Local意為僅比較同一Net或XNet內的管腳對,Global意為比較同一Match Group內的所有管腳對。一般選擇Global即可。

2、Pin delay:大多是在pin之間的延時不一致時,需要做一個補償,那就需要設置pin delay,指的是IC包裝內部的長度。需要在菜單Analyze -> Analysis Modes填入->Options.勾Analyze選PinDelay開啟此功能。打開后,在計算線長時就會包括這段線長。另外pin delay下的Z Axis Delay指的是計算線長時是否考慮Via的長度,設置好了疊層參數后就會加上via的長度。

一般Pin delay 忽略不計。

3、? Delta:tolerance:這項控制了match group內的線長差。單位有三種:ns,mil,%;單位%指以目標線的N%為公差。對已經走好的線,以最長值為目標線。

1)Delta指的是基準線比目標線長還是短,長則寫入+delta值,短則寫入-delta值,和目標線一樣長則寫入0,計算公差時的基準線便是目標線長加上delta值的結果。一般等長設置中,Delta為0。

對不滿足約束的走線,顯示“ED”錯誤,如圖所示。

2)Tolerance值為于基準線的誤差,是+/-誤差。如果寫50mil其實為+50/-50mil誤差,實際為100mil的誤差。一般設置等長時Delta為0,有特殊需要時可以考慮設置delta值。

注:如何修改等長線束中? 基準線???方法如下:

2、設置Xnet與Xnet等長.

2.5布局、布線、鋪銅

2.5.1 布局

1、手工擺件:選擇Plalce | Manually命令,彈出Placement窗口

2、擺放零件的相關操作

移動零件:選擇Edit |Move命令,可在Allegro的右下角Cmd中看到move狀態,即可移動零件。打開右側控制面板Find選項,選擇合適項。

旋轉零件:首先零件處于move狀態,右鍵選擇Rotate

鏡像擺放零件:首先零件處于move狀態,右鍵選擇Mirror

3、使用原理圖交互式擺放零件

操作步驟:

1)打開原理圖和PCB工程。

2)在原理圖中選擇Option | Preferences命令,彈出Preferences窗口。

3)打開Miscellaneous選項卡,選擇InterTool Communication選項組中Enable InterTool ?Communication復選框。

4)單擊OK按鈕,激活Orcad Capture CIS和 Allegro PCB Editor之間的通信程序。

5)在Allegro PCB Editor窗口中選擇 Place | Manully命令,彈出Placement窗口。

6)點擊原理圖元件,此時元件的封裝出現在? Allegro PCB Editor工作區。

2.5.2 布線

1、布線準備

1)使用不同顏色顯示多個網絡:選擇Dispaly |Assign color命令,選擇右側面板 Option中分配顏色。

2)設置布線柵格點:選擇Setup | Grids命令,彈出柵格窗口。

2、手工布線

控制面板說明:選擇Route | Connect, Allegro PCB Edito進入add connect命令狀態,單擊右側option,詳見下圖:

參數說明:

1)line lock下拉列表框:選擇走線改變方向時,所用的轉角型和角度。

?line:轉角處使用直線段

?arc:轉角處使用圓弧

?off:走線使用任意方向

?45:轉角方向為45度斜線

?90:轉角方向為90度斜線

2)Miter下拉l列表框“:當line lock選擇45時,用于設置 轉角處小斜角的尺寸。

3)Line width:顯示當前線寬,可以輸入修改。

4)Bobble下拉列表框:選擇操作,走線遇到障礙(過孔和焊盤)時,其中包括以下四項:

?off:關閉Bobble方式,該方式走線完成忽略障礙物的存在,直接從障礙物穿過,必然導致DRC錯誤。

?Hug only:遇到障礙物時采取抱緊障礙物的方式, 與障礙物的間距采用Spacing規則中設置的間距值。

?Hug preferred:優先選擇抱緊,如果沒有空間走線,則采用推擠方式。

?Shove Preferred:優先選擇推擠,如果無法推擠,則采用抱緊方式。

5)Shove Via下拉表框:

3、群組布線

4、差分布線

5、蛇形走線

6、修線

2.5.3鋪銅

1、內電層鋪銅

2、外層鋪銅

3、編輯shape邊界

4、指定網絡

5、手工挖銅void

6、刪除孤島

7、鋪靜態銅皮

8、合并銅皮

9、分割內電層

2.6設計完善

設計完善包括:

1)添加測試點?

?2)添加局部光學定位點

?3)重新編號發標回原理圖??

?4)設計規則檢查(DRC和Unconneted pin檢測等)

5)絲印信息處理:1、調整元件絲印信息方向和大小? 2、添加板子型號MD、編號SN、時間等 絲印信息

2.7生成鉆孔文件

2.7.1 設置鉆孔參數

使用NC Parameters設置生成鉆孔文件的坐標格式、單位、參數位置和名稱參數等。具體設置如下圖2.7.1:

圖2.7.1 NC參數設置

2.7.2 生成鉆孔文件

鉆孔文件包括PCB板上通孔類引腳和過孔的坐標值,供數控機床使用。生成鉆孔文件的操作步驟如下

1)選擇Manufacture |NC | NC Drill命令,彈出NC Drill窗口

2)設置如下圖2.7.2:

圖2.7.2 鉆孔文件生成設置

說明:

Root file name文本框:設置鉆孔文件保存路徑和名稱,文件的后綴名".drl"。一般使用默認即可

3)單擊Drill按鈕產生鉆孔文件,內容如下圖:

2.7.3 生成鉆孔表和鉆孔圖

1)選擇? Display|Color|Visibility命令,彈出 Color and Visibility窗口。

2)在Global Visibility選擇 off,清除所有的顯示。在Board Geometry選項組中? 選擇 outline復選框,打開電路板邊框。

3)在Manufacturing選項組中 選擇Nelegend-1-4復選框,并設置顏色。

4)選擇Manufacture |NC | NC Legend命令,彈出Drill Legend窗口。只需要選擇 Legends復選框中Layer pair按鈕,其他保持默認。

具體如下圖2.7.3

圖2.7.3

5)單擊ok按鍵,生成鉆孔表并附在光標上。在電路板外框內? 自動生成鉆孔圖,同時顯示鉆孔表。詳見下圖2.7.4。

? ? ?

圖2.7.4 生成鉆孔圖和鉆孔表

2.8生成Atwork光繪文件?

為什么使用Gerber文件???

很多PCB廠家都沒有裝Allegro軟件,所以你不能直接發.brd文件。(很多PCB小廠連ProtelDXP也沒有,只支持Protel99)

什么是Gerber文件

Gerber文件是所有電路設計軟件都可以產生的文件,在電子組裝行業又稱為模版文件(stencil data),在PCB制造業又稱為光繪文件。可以說Gerber文件是電子組裝業中最通用最廣泛的文件格式。

Gerber文件是EIA的標準格式,分RS274-D和RS274-X兩種,其中RS274-X是RS274-D的擴展文件。生產制造部門在條件許可的情況下,應當盡可能要求用戶或設計部門提供RS274-X的Gerber文件,這樣有利于各工序的生產準備。

生成的光繪文件應包括:所有電氣層(TOP、BOTTOM、GND、POWER)、阻焊層(Soldmask )、加焊層(Pastemask)、絲印層(Silk)、鉆表(Drill)和自己定義內容。下面以四層板為例說明:

電氣層:

Layer1-top

VIA CLASS/ TOP? (過孔類)

PIN/ TOP (引腳)??

ETCH/ TOP(電氣層)

Layer2-gnd

VIA CLASS/ GND

PIN/ GND

ETCH/ GND

Layer3-power

VIA CLASS/ POWER

PIN/ POWER

ETCH/ POWER

Layer4-bottem

VIA CLASS/ BOTTEM

PIN/ BOTTEM

ETCH/ BOTTEM

加焊層:

Paste-bottom

VIA CLASS/ PASTEMASK_BOTTOM? ?(過孔類加焊層)

PIN/ PASTEMASK_BOTTOM(引腳加焊層)

PACKAGE? GEOMETRY/ PASTEMASK_BOTTOM (封裝)

Paste-top

VIA CLASS/ PASTEMASK_TOP?

PIN/ PASTEMASK_TOP

PACKAGE GEOMETRY/ PASTEMASK_TOP

阻焊層:

Solder-bottom

VIA CLASS / SOLDERMASK_BOTTOM( 過孔類阻焊層 )

PIN/ SOLDERMASK_BOTTOM( 引腳阻焊層)

PACKAGE GEOMETRY/ SOLDERMASK_BOTTOM (封裝)

BOARD GEOMETRY/ SOLDERMASK_BOTTOM (板子阻焊層)

Solder-top

VIA CLASS / SOLDERMASK_TOP

PIN/ SOLDERMASK_TOP

PACKAGE GEOMETRY/ SOLDERMASK_TOP

BOARD GEOMETRY/ SOLDERMASK_TOP

絲印層:

Silk-bottom

REF DES/ SILKCREEN_BOTTOM ( 元件標號REF絲印)

PACK GEOMETRY/ SILKCREEN_BOTTOM( 元件封裝絲印)

BOARD GEOMETRY/ SILKCREEN_BOTTOM(板子上絲印)

Silk-top

REF DES/ SILKCREEN_TOP

PACK GEOMETRY/ SILKCREEN_TOP

BOARD GEOMETRY/ SILKCREEN_TOP

鉆孔表和自己定義內容:

Drill_Drawing

MANUFACTURING / NCLEGEND1-4 (鉆孔表)

DRAWING FORMAT/? OUTLINE? (? 繪制A3尺寸的外框)

DRAWING FORMAT/? TITLE_BLOCK (自己定義的表格外框? ?)

DRAWING FORMAT/? ?TITLE_DATA(? 自己定義的表格數據 )

DRAWING FORMAT/? FABRICAION (加工文件說明)

BOARD? GEOMETRY/? OUTLINE? ? ? ? ( PCB板子外框? )

BOARD? GEOMETRY/? ?DIMENSION? ( 板子標注尺寸 )

2.8.1設置輸出

設置輸出方法:

1)設置光繪文件輸出路徑方法:

我們可以通過設定“User Preferences”來指定生成Gerber數據文件的保存目錄。

菜單欄“Setup”->”User Preferences…”->”File_management”->”Output_dir”,設定”ads_sdart”項的”Value”內容為指定目錄名稱,如“gerber”,則在生成gerber數據操作時,會自動在當前pcb文件目錄下生成“gerber”文件夾,在該文件夾下保存有所生成的全部gerber文件。??

2)選擇Manufacture | Artwork命令,彈出Artwork Control ?Form窗口。

3)設置底片內容方法:以加焊top層? ?Paste-top為例說明一下。

步驟1:打開Artwork Control窗口,在allegro中選擇? Display|Color|Visibility命令,彈出 Color and Visibility窗口

步驟2:在Global Visibility選擇 off,清除所有的顯示。

步驟3:在Stack-up選項中,選擇Pin和Via對應的Pastemask_Top復選框;然后在Package Gemetry選項中,選擇 Pastemask_Top復選框。詳見下圖

步驟4:單擊Apply按鈕,顯示選擇3個 Subclass

步驟5:單擊OK按鈕,關閉 Color and Visibility窗口

步驟6:在Artwork Control ?Form窗口,右擊Available Films列表中TOP,選擇快捷菜單的Add選項,彈出Allegro PCB Design GXL對話框。

步驟7:輸入底片名稱Paste-top,如下圖

步驟7:單擊OK按鈕,添加底片Paste-top到Available Films列表中。通過點擊+,查詢Paste-top中內容。詳見下圖

注:其他底片內容參考paste-top設置方法 設置,全部設置好了進入下一步。

4) 輸出光繪文件前,先按照下圖 9.1.1和圖9.1.2設置參數。全部設置完,選擇“? Creat Artwork”命令,生成光繪文件。

圖9.1.1? General? Parameters 通用參數設置

圖9.1.2? ?Film? Control 底片設置

2.8.2 查看gerber是否正確

使用CAM350軟件查看? 光繪gerber文件是否正確。具體操作如下:

第一步:導入需要查看的gerber文件,按照如下操作,選擇gerber文件路勁,自動導入。

注意:導入CAM350時單位需 生成gerber文件單位一致。例如:上面生成gerber的單位是公制,則導入CAM350也必須是公制,不然顯示異常。

第二步:設置各層顏色。一般只顯示? top ?bottom ? GND ?POWER ?? ?silk絲印層? ? ?,其他根據需要顯示。通過查看gerber輸出文件是否和 按設計輸出PCB文件。

﹌﹌﹌﹌﹌﹌﹌﹌﹌﹌﹌﹌﹌﹌﹌﹌﹌﹌﹌﹌﹌﹌﹌﹌﹌﹌﹌﹌﹌﹌﹌﹌﹌﹌﹌﹌﹌﹌﹌﹌﹌﹌﹌﹌﹌﹌﹌﹌﹌﹌﹌﹌

免責聲明:內容來自求知_swat的博客,版權歸原作者所有,如涉及作品版權問題,請及時與我們聯系,謝謝!

更多干貨請點擊文末閱讀原文

電子發燒友熱文推薦

1、華為卷入美國政府權力“黑洞”漩渦,中國芯能否遇強則強?

2、經典!一文講透靜電保護(ESD)原理和設計

3、55條模電數電學習筆記,記得一定要看!

4、114個實用電子小常識,一般人都不知道!

5、關于射頻芯片,看這一篇就夠了!(干貨收藏)

6、無刷電機與有刷電機的區別,這樣看一目了然!

7、55頁PPT!很火的MOS管電路工作原理及詳解,沒有之一!

8、超經典的機械原理動圖合集,足足看了十遍,過癮!

9、這些元器件基礎知識都不懂,怎么混電子圈!

10、史上最強單片機科普,看完給跪了!

11、震悍!80張傳感器工作原理動圖匯總

12、終于有人講透了什么是機器視覺

13、盤點當今市面主流單片機,總有一款適合你!

14、只需7步,秒懂MOS管選型

15、單片機實用工具大全,超級贊,工程師必備!

?電子發燒友拆解及DIY推薦

1、大神教你DIY | 如何用一塊FPGA開發板制作音樂盒?!

2、DIY一個太陽充電器,僅需六步!準工程師表示:秒懂!

3、四旋翼 DIY高大上!用STM32單片機搞定四旋翼無人機飛控

4、簡單實用,5分鐘教你DIY個人電子名片(工程師標配)

5、史上最具創意鬼才10大DIY詳細集錦,你趕緊看看吧!(收藏版)

6、重磅!國外牛人教你DIY固態特斯拉線圈(附詳細流程)

7、四軸飛行器DIY全教程合集(程序+原理圖+四軸PID)

8、暴力拆解特斯拉電池組,探究美帝黑科技!(驚呆了!)

電子發燒友學院精選

1、限時!免費!3節FPGA課程,快搶!

2、【學院推薦】LabVIEWPLC如何進行Modbus通信?

3、【學院推薦】什么是 BLDC 電機換向的最有效方法?

4、【學院推薦】LabVIEW編程實例:手把手教你按鍵監視小軟件的實現

5、【學院推薦】PCB工程師不得不看:超級實用AD常用快捷鍵總結

6、想升職加薪走向人生巔峰?你需要了解一下LabVIEW了

電子發燒友活動推薦

1、關于ESD原理及防護,這篇文章太專業了!點贊!(征文)

2、工程師搞PCB設計,到底該學哪款軟件?——PADS篇

3、超強的四軸無人機飛控源代碼,支持STM32所有系列(附項目資料)

4、11個電源設計小技巧,看完提高一半的工作效率!(附資料下載)

5、從菜鳥到高手,學習arm32位單片機的必經之路,給大家分享個人經驗!

6、2G資料!FPGA入門進階必看資源合集(免費下載)

7、學好LLC開關電源設計,你必須要弄懂的原理知識(文末送資料大禮包)

電子發燒友電路精選

1、【匯總】led燈驅動電源電路圖大全(收藏版)

2、20個超經典模擬電路,工程師你知道幾個?(收藏:附答案下載)

3、學好單片機必須要了解的的8個電路設計

4、單片機11種常見的電路設計模塊

5、新手如何看懂電路圖?有哪些必要的知識點?

6、99%的工程師都不了解三極管放大電路原理

7、太牛了!電路圖符號超強科普,不懂物理也能輕松看懂電路圖!(推薦收藏)

8、555定時器常見應用及50個經典設計電路

電子發燒友資料精選

1、最全STM32智能小車資料!帶原理圖、源代碼、完整論文

2、STM32大神筆記,超詳細單片機學習匯總資料(干貨分享)

3、工程師快速提升技能就看這份資料——固態繼電器(SSR)使用指南

4、承包你的電路圖資料!請收下這份國內外精選電路圖集

5、一年的精華都在這里了!2018年度精選資料大集合

6、測量電子電路設計資料大全(電路圖集+設計方案+制作流程)

7、無刷電機資料大全(基本原理+接線方法+解決方案)

最具有學習價值的電子發燒友社群邀請你加入

添加發燒友小助手

加入“發燒友微信群”交流,

THE END

1、加?Lwangzi312為好友,進入電子行業交流大群

嵌入式軟件|可編程邏輯|C語言|linux|單片機|LabVIEW|微機原理|RF/無線|PCB設計|IC設計|電源設計|模擬技術|機器人|測試測量|Java|AR/VR|前端開發|大數據|python|STM32|FPGA|四軸算法|BLDC

2、加?Lwangzi312為好友,進入電子行業城市交流群

深圳39591|北京26276|上海24794|廣州15554|西安11854|成都10678|杭州10600|蘇州10141|南京9735|武漢9204|東莞7960|天津6610|重慶6319|合肥5096|長沙4832|青島4427|鄭州4425|佛山4176|寧波3774|無錫3617|廈門3569|惠州2893

原文標題:使用Cadence繪制PCB流程(個人小結)

文章出處:【微信號:elecfans,微信公眾號:電子發燒友網】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏
分享:

評論

相關推薦

Cadence allegro 軟件操作快速入門130講實戰視頻

發表于 05-15 00:00 ? 0次 閱讀
Cadence allegro 軟件操作快速入門130講實戰視頻

請問Cadence與AD的最大差異在哪?

從設計功能上來講
發表于 06-27 04:36 ? 119次 閱讀
請問Cadence與AD的最大差異在哪?

altium 18 19高版本的布線功能很糟糕

布局感覺是方便了一下,采用了和cadence相同的篩選功能,但是缺點也很大啊,卡的嘰歪嘰歪的,布線功能就是一坨屎啊,畫一天手腕都...
發表于 06-25 08:42 ? 146次 閱讀
altium 18 19高版本的布線功能很糟糕

請問誰能提供一份常用cadence的PCB封裝給我嗎?

剛著手cadence,最基礎的封裝都得自己畫,太煩人了。順便提供一份原理圖庫也是可以的...
發表于 06-24 03:07 ? 104次 閱讀
請問誰能提供一份常用cadence的PCB封裝給我嗎?

Cadence的詳細資料簡介

  本章將從Cadence的功能特點及發展歷史講起,介紹Cadence SPB 16.6的安裝、界面....
發表于 06-21 15:31 ? 57次 閱讀
Cadence的詳細資料簡介

使用Cadence設計COMS低噪聲放大器的詳細資料說明

結合一個2 .4 GHz CMOS 低噪聲放大器(LNA) 電路,介紹如何利用Cadence 軟件系....
發表于 06-20 17:15 ? 88次 閱讀
使用Cadence設計COMS低噪聲放大器的詳細資料說明

關于cadence導出網表失敗

警告如圖所示,改過管腳的type,改過ERC,都是沒有用,只要導出網表就失敗求解 ...
發表于 06-14 16:34 ? 386次 閱讀
關于cadence導出網表失敗

cadence16.6軟件的問題

1.為什么我在做完封裝之后只有DRA文件,沒有自動生成PSM文件 ...
發表于 06-13 17:13 ? 279次 閱讀
cadence16.6軟件的問題

雙擊打開DSN格式原理圖的實現只需三步

要想實現雙擊打開DSN格式的原理圖,其實只需三步,我們就可以將DSN文件和OrCAD Capture....
的頭像 電子發燒友網工程師 發表于 06-08 14:30 ? 326次 閱讀
雙擊打開DSN格式原理圖的實現只需三步

如何利用CadencePI對PCB進行電源完整性分析

在電子系統中,電源子系統的作用是為所有器件提供穩定的電壓參考和足夠的驅動電流,因此,電源電路和功能電....
發表于 06-06 14:58 ? 186次 閱讀
如何利用CadencePI對PCB進行電源完整性分析

cadence導入網表錯誤

Unable to load flash symbol 。導入網表時出現此錯誤,pad路徑和psm路徑沒有錯誤,出現此錯誤始終解決不了!...
發表于 06-06 04:37 ? 54次 閱讀
cadence導入網表錯誤

請問能在Cadence中一次查找多個元件嗎?

老師,我能不能一次查找多個元件,比如同時查找R2和R3 pads可以同時查找多個,allegro就只能一個一個查嗎 ...
發表于 06-05 05:35 ? 79次 閱讀
請問能在Cadence中一次查找多個元件嗎?

Cadence 166 Allegro中設置多層板的每一層差分信號線寬和線間距的步驟

簡單地說,從PCB板廠拿到各層的Thickness參數(或許介電常數也可以提供)后,利用Si9000設定好差分阻抗100Ω,計算出合適的...
發表于 06-04 06:17 ? 44次 閱讀
Cadence 166 Allegro中設置多層板的每一層差分信號線寬和線間距的步驟

Cadence電源完整性仿真詳細步驟

仿真目的:根據單節點仿真的結果去選擇去耦電容器,從而使PCB滿足所設定的目標阻抗...
發表于 06-03 07:31 ? 76次 閱讀
Cadence電源完整性仿真詳細步驟

Cadence Allegro16.6 Capture CIS中原理圖狀態下 右鍵 Place Database Part 出現閃退的問題

Cadence Allegro 16.6版本 Capture CIS中原理圖狀態下,右鍵place Database part抓取元器件時,出現閃退的現象,并且出現...
發表于 05-31 09:02 ? 310次 閱讀
Cadence Allegro16.6 Capture CIS中原理圖狀態下 右鍵 Place Database Part  出現閃退的問題

Cadence發布全球首個企業級原型平臺Protium X1

Cadence Protium X1是首個面向數據中心優化的FPGA原型系統,為早期軟件開發、硬件和....
的頭像 Cadence楷登 發表于 05-30 14:22 ? 666次 閱讀
Cadence發布全球首個企業級原型平臺Protium X1

Cadence16.6安裝教程資料免費下載

資料是layout軟件cadence的安裝鏈接和安裝教程。安裝教程很詳細,大家一步步來安裝基本都能安....
發表于 05-05 08:00 ? 75次 閱讀
Cadence16.6安裝教程資料免費下載

Cadence比較好用的庫整理資料合集免費下載

本文檔的主要內容詳細介紹的是Cadence比較好用的庫整理資料合集免費下載。
發表于 05-05 08:00 ? 120次 閱讀
Cadence比較好用的庫整理資料合集免費下載

Cadence allegro與Altium等軟件的區別比較分析

現在推Altium Designer。國內低端設計的主流,國外基本沒人用。簡單易學,適合初學者,容易....
發表于 04-30 12:00 ? 285次 閱讀
Cadence allegro與Altium等軟件的區別比較分析

Cadence布局布線的常見問題解析

建立了一個新的project后,畫原理圖的第一步就是先建立自己所需要的庫,所采用的工具就是part ....
發表于 04-30 10:00 ? 109次 閱讀
Cadence布局布線的常見問題解析

Cadence allegro16.5的使用技巧總結

覆銅設置Shape-Global Dynamic Parameters.動態填充方式:Smooth、....
發表于 04-30 10:00 ? 217次 閱讀
Cadence allegro16.5的使用技巧總結

如何將Protel平臺的設計數據轉化到Cadence平臺上去

在Protel原理圖的轉化上我們可以利用Protel DXP SP2的新功能來實現。通過這一功能我們....
發表于 04-17 14:55 ? 123次 閱讀
如何將Protel平臺的設計數據轉化到Cadence平臺上去

Cadence推出Clarity 3D場求解器,擁有近乎無限的處理能力

楷登電子今日發布Cadence? Clarity? 3D Solver場求解器,正式進軍快速增長的系....
的頭像 人間煙火123 發表于 04-13 09:23 ? 2182次 閱讀
Cadence推出Clarity 3D場求解器,擁有近乎無限的處理能力

Cadence做封裝庫要注意些什么

做封裝既可以在Allegro中File-》New-》package symbol,也可以使用Wiza....
發表于 04-12 15:16 ? 239次 閱讀
Cadence做封裝庫要注意些什么

Cadence Allegro輸出貼片坐標文件的步驟

首先選擇菜單欄File-Export-Placement,如圖1
的頭像 小哥Allegro 發表于 02-11 16:10 ? 1955次 閱讀
Cadence Allegro輸出貼片坐標文件的步驟

CADENCE教程的相關配套資料合集免費下載

本文檔的主要內容詳細介紹的是CADENCE教程的相關配套資料合集免費下載。主要內容包括了:ARTWO....
發表于 02-11 08:00 ? 193次 閱讀
CADENCE教程的相關配套資料合集免費下載

EDA工具手冊Cadence教程之原理圖設計的資料免費下載

Cadence軟件是我們公司統一使用的原理圖設計、PCB設計、高速仿真的EDA工具。本教材針對硬件開....
發表于 01-28 08:00 ? 171次 閱讀
EDA工具手冊Cadence教程之原理圖設計的資料免費下載

Cadence Allegro進行快速對齊器件的操作說明

1、示例器件如下圖:2、菜單欄Setup-Application Mode-Placement Ed....
的頭像 小哥Allegro 發表于 01-19 10:04 ? 2221次 閱讀
Cadence Allegro進行快速對齊器件的操作說明

Cadence Allegro 16.5 PCB軟件使用教程培訓資料免費下載

本文檔的主要內容詳細介紹的是Cadence Allegro 16.5 PCB軟件使用教程培訓資料免費....
發表于 12-20 08:00 ? 233次 閱讀
Cadence Allegro 16.5 PCB軟件使用教程培訓資料免費下載

Allegro教程入門設計速成培訓教材詳細資料免費下載

本資料主要講述了Allegro設計從入門到速成,從pcb導入到光繪文件導出全過程設計操作。
發表于 11-12 08:00 ? 213次 閱讀
Allegro教程入門設計速成培訓教材詳細資料免費下載

全球EDA行業唯一受邀參展,Cadence全面展示創新解決方案

Cadence Palladium Verification Computing Platform是....
的頭像 Cadence楷登 發表于 11-06 11:37 ? 1443次 閱讀
全球EDA行業唯一受邀參展,Cadence全面展示創新解決方案

EDA工具手冊Cadence教程之如何有效的使用自動布線器

Cadence軟件是我們公司統一使用的原理圖設計、PCB設計、高速仿真、自動布線的EDA工具,自動布....
發表于 09-21 08:00 ? 397次 閱讀
EDA工具手冊Cadence教程之如何有效的使用自動布線器

EDA工具手冊Cadence教程之約束管理器的詳細使用教程免費下載

約束管理器是一個交叉的平臺,以工作簿和工作表的形式在Cadence PCB設計流程中用于管理所有工具....
發表于 09-21 08:00 ? 197次 閱讀
EDA工具手冊Cadence教程之約束管理器的詳細使用教程免費下載

EDA工具手冊Cadence教程之原理圖設計資料概述

Cadence軟件是我們公司統一使用的原理圖設計、PCB設計、高速仿真的EDA工具。本教材針對硬件開....
發表于 09-21 08:00 ? 415次 閱讀
EDA工具手冊Cadence教程之原理圖設計資料概述

EDA工具手冊cadence入門教程之仿真軟件的使用教程資料免費下載

Cadence軟件是我們公司統一使用的原理圖設計、PCB設計、高速仿真的EDA工具。進行仿真工作需要....
發表于 09-21 08:00 ? 229次 閱讀
EDA工具手冊cadence入門教程之仿真軟件的使用教程資料免費下載

EDA工具手冊概述系統簡介Cadence安裝和庫管理及PCB設計規范等

Cadence軟件是我們公司統一使用的原理圖設計、PCB設計、高速仿真、自動布線的EDA工具。本篇C....
發表于 09-21 08:00 ? 416次 閱讀
EDA工具手冊概述系統簡介Cadence安裝和庫管理及PCB設計規范等

EDA工具手冊之Allegro教程PCB環境設置到生成光繪文件的詳細流程概述

Allegro分冊為《EDA工具手冊》的第二分冊,Allegro是Cadence的PCB設計工具,此....
發表于 09-21 08:00 ? 239次 閱讀
EDA工具手冊之Allegro教程PCB環境設置到生成光繪文件的詳細流程概述

cadence教程之入門使用手冊詳細資料免費下載

本文介紹 cadence 軟件的入門學習,原理圖的創建、仿真,畫版圖和后仿真等一全套過程,本教程適合....
發表于 09-20 08:00 ? 553次 閱讀
cadence教程之入門使用手冊詳細資料免費下載

Cadence教程之如何使用VieloSo模擬設計環境進行設計

本手冊描述如何使用VieloSo模擬設計環境來模擬模擬設計。VieloSo模擬設計環境被記錄在一系列....
發表于 09-20 08:00 ? 213次 閱讀
Cadence教程之如何使用VieloSo模擬設計環境進行設計

cadence教程之Cadence Proteus常用器件中英文對照表詳細直流免費下載

本文檔的主要內容詳細介紹的是cadence教程之Cadence Proteus常用器件中英文對照表資....
發表于 09-11 08:00 ? 153次 閱讀
cadence教程之Cadence Proteus常用器件中英文對照表詳細直流免費下載

CADENCE DSP項目DSP6713資料合集包括了:原理圖,源碼,元件庫,PCB等

本文檔的主要內容詳細介紹的是CADENCE DSP項目DSP6713資料合集包括了:原理圖,源碼,元....
發表于 09-07 08:00 ? 719次 閱讀
CADENCE DSP項目DSP6713資料合集包括了:原理圖,源碼,元件庫,PCB等

50個相見恨晚的CAD技巧總結

CAD畫圖已經成為工程人的必備技能。什么,這么多CAD必備技巧你居然還不知道?下面小編給大家整理了5....
的頭像 工控資料窩 發表于 08-26 10:29 ? 2077次 閱讀
50個相見恨晚的CAD技巧總結

CadenceAlpRoGo和OrCAD(包括EDM)的新特性和增強性能詳細概述

本文描述了CadenceAlpRoGo和OrCAD(包括EDM)產品在172-2016版本(也被稱為....
發表于 08-14 18:44 ? 245次 閱讀
CadenceAlpRoGo和OrCAD(包括EDM)的新特性和增強性能詳細概述

楷登電子發布增強型 Cadence? Voltus?IC 電源完整性解決方案

楷登電子(NASDAQ:CDNS)今日宣布,發布增強型 Cadence? Voltus?IC 電源完....
的頭像 人間煙火123 發表于 07-26 15:59 ? 2875次 閱讀
楷登電子發布增強型 Cadence? Voltus?IC 電源完整性解決方案

Cadence發布Cadence Sigrity 2018版本,可幫助設計團隊進一步縮短PCB設計周期

美國Cadence公司近日宣布發布Cadence Sigrity 2018版本,該版本包含最新的3D....
的頭像 半導體動態 發表于 07-25 17:59 ? 4141次 閱讀
Cadence發布Cadence Sigrity 2018版本,可幫助設計團隊進一步縮短PCB設計周期

如何在cadence原理圖中批量修改元件屬性?

要一次性修改多個元件的某個屬性值。比如帶我的師傅安排我做的是:你把原理圖中所有value值為1005....
的頭像 面包板社區 發表于 07-17 18:28 ? 3776次 閱讀
如何在cadence原理圖中批量修改元件屬性?

Cadence Tensilica Vision P6 DSP 助力AI和視覺應用性能提升

現代智能邊緣設備和智能手機需要愈加復雜且豐富的圖像處理功能,以及基于AI的功能。先進的視覺和AI技術....
的頭像 Cadence楷登 發表于 07-13 15:30 ? 3879次 閱讀
Cadence Tensilica Vision P6 DSP 助力AI和視覺應用性能提升

三十而立的Cadence與IC產業攜手向前

臺灣地區從1980年代后期逐漸建立起完整的半導體上、中、下游供應鏈,Cadence可說見證并親身參與....
的頭像 面包板社區 發表于 07-11 08:33 ? 2947次 閱讀
三十而立的Cadence與IC產業攜手向前

Cadence 與 ARM 未來的合作方向

2011ARM Techcon上,Cadence的市場部負責人Pankaj為我們介紹了Cadence....
的頭像 ARM視頻 發表于 06-26 14:11 ? 1935次 觀看
Cadence 與 ARM 未來的合作方向

基于系統級的開發方法實現芯片、封裝、電路板工具的協作

為了攻克最新的設計難題,我們不斷對工具進行改善和提升。比如說,從2014年到2017年,Cadenc....
的頭像 Cadence楷登 發表于 06-22 10:44 ? 4216次 閱讀
基于系統級的開發方法實現芯片、封裝、電路板工具的協作

PCB項目在Cadence和Altium Designer之間的轉換

本篇文章列舉了Altium Designer 對于Cadence開發平臺所具有的優勢:一體化的設計開....
發表于 06-22 10:17 ? 2780次 閱讀
PCB項目在Cadence和Altium Designer之間的轉換

介紹了ADAS的計設趨勢及應用

探討了ADAS的應用及計設趨勢 主持人:Stephan Ohr, Gartner Research....
的頭像 英特爾 Altera視頻 發表于 06-22 01:52 ? 1533次 觀看
介紹了ADAS的計設趨勢及應用

Cadence軟件的介紹和CMOS集成電路的版圖設計詳細資料概述

本文檔的主要內容介紹的是Cadence軟件的介紹和CMOS集成電路的版圖設計詳細資料內容包括:1. ....
發表于 06-15 08:00 ? 573次 閱讀
Cadence軟件的介紹和CMOS集成電路的版圖設計詳細資料概述

美商傳威TranSwitch高速接口IP資產被Cadence收購

Cadence設計系統公司宣布已收購美商傳威(TranSwitchCorp.)公司高速接口IP資產,....
發表于 06-02 11:00 ? 264次 閱讀
美商傳威TranSwitch高速接口IP資產被Cadence收購

Cadence聯手MathWorks提供無縫集成解決方案

Cadence與MathWorks的無縫集成可以簡化數據交換過程,增強分析能力,縮短PCB設計周期。
的頭像 Cadence楷登 發表于 05-24 10:45 ? 3883次 閱讀
Cadence聯手MathWorks提供無縫集成解決方案

2017全球EDA市場曾達22億美元 Cadence公司EDA讓人刮目相看

Altium Content研發團隊很高興地向您宣布,Microchip板級元件的更新——1500個....
發表于 05-22 07:18 ? 2272次 閱讀
2017全球EDA市場曾達22億美元  Cadence公司EDA讓人刮目相看

首款模擬IC方案,解決產品三大階段可靠性問題

Cadence? Legato? Reliability解決方案 - 業內首款為汽車、醫藥、工業、航....
的頭像 Cadence楷登 發表于 05-15 09:39 ? 2552次 閱讀
首款模擬IC方案,解決產品三大階段可靠性問題

DDR4已經OUT Cadence宣布DDR5全新進展

DDR4內存目前還是絕對主流,不斷被深入挖潛,頻率已經突破5GHz,不過下一代DDR5也已經蠢蠢欲動....
的頭像 半導體觀察IC 發表于 05-11 11:48 ? 2452次 閱讀
DDR4已經OUT Cadence宣布DDR5全新進展

用cadence導出一個藍色的圖紙!怎么做?

那這怎么跟cadence扯上關系了,打印出藍色的圖紙和真正的硫酸紙并不是一個效果的啊,額……,其實是....
的頭像 面包板社區 發表于 05-09 16:19 ? 2651次 閱讀
用cadence導出一個藍色的圖紙!怎么做?

寒武紀首款智能云端芯片應用Cadence Z1硬件仿真加速平臺

寒武紀云端智能芯片產品MLU100中集成了Cadence Memory interface IP和I....
的頭像 Cadence楷登 發表于 05-08 16:53 ? 4227次 閱讀
寒武紀首款智能云端芯片應用Cadence Z1硬件仿真加速平臺

Innovus為28nm SoC實現更大規模設計和更高質量的結果

瑞昱半導體股份有限公司(Realtek Semiconductor Corp.)將Cadence? ....
的頭像 Cadence楷登 發表于 05-08 10:57 ? 2611次 閱讀
Innovus為28nm SoC實現更大規模設計和更高質量的結果
七星彩走势图